杂记
RTL Register Transfer level
时序仿真是最接近真实器件运行特性的仿真。
综合器总是能综合出唯一的电路网表文件。然而，在实际的数字电路设计中，这种说法是不准确的。综合器在将高级设计描述（如HDL代码）转换为门
2024-05-14